

ĐẠI HỌC BÁCH KHOA HÀ NỘI

TRƯỜNG ĐIỆN - ĐIỆN TỬ



BÁO CÁO BÀI TẬP LỚN

HỆ THỐNG NHÚNG VÀ THIẾT KẾ GIAO TIẾP NHÚNG

Đề tài: Thiết kế và xây dựng thiết bị Logic Analyzer hiệu năng cao

Lớp: 168057

Nhóm: 9

Sinh viên thực hiện: Đặng Thanh Bình – 20239668

Nguyễn Duy Việt – 20234049

Phạm Triệu Minh – 20234026

Cao Quang Hưng - 20234012

Người hướng dẫn: TS. Đào Việt Hùng

Hà Nội, 07/2026

MỤC LỤC

DANH MỤC HÌNH VẼ (NẾU CẦN).....	4
1. TỔNG QUAN VÀ MỤC TIÊU DỰ ÁN.....	5
1.1 Vai trò và chức năng của Logic Analyzer	5
1.2 Khảo sát các loại Logic Analyzer thông dụng	5
1.3 Yêu cầu thiết kế của Topic 2	5
1.4 Xác định mục tiêu thiết kế của nhóm	6
1.5 Phân công nhiệm vụ	6
2. CƠ SỞ LÝ THUYẾT VÀ CÔNG NGHỆ ÁP DỤNG	7
2.1 Cơ sở lý thuyết về lấy mẫu tín hiệu số.....	7
2.2 Nền tảng FPGA Xilinx Zynq-7000 và Board ZC702.....	7
2.3 Tổng quan về Hệ điều hành nhúng Petalinux	7
2.4 Các giao thức truyền thông số cơ bản	8
3. THIẾT KẾ HỆ THỐNG PHẦN CỨNG VÀ PHẦN MỀM.....	8
3.1 Kiến trúc tổng thể hệ thống.....	8
3.2 Thiết kế lõi xử lý logic (RTL) trên FPGA.....	8
3.3 Thiết kế Firmware và Truyền thông dữ liệu.....	9
3.4 Thiết kế phần mềm giao diện máy tính (PC GUI).....	10
3.5 Thiết kế mạch bảo vệ	10
4. KỊCH BẢN THỬ NGHIỆM VÀ ĐÁNH GIÁ KẾT QUẢ.....	11
4.1 Môi trường và sơ đồ thử nghiệm.....	11
4.2 Kịch bản 1: Thử nghiệm phát hiện Bug hệ thống RTL.....	11
4.3 Kịch bản 2: Mô phỏng testbench sau khi sửa lỗi.....	11
4.4 Kịch bản 3: Chạy hệ thống trên PetaLinux và giao diện PC.....	12

<i>4.5 Đánh giá ưu và nhược điểm của hệ thống</i>	<i>12</i>
5. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN.....	12
TÀI LIỆU THAM KHẢO.....	13

DANH MỤC HÌNH VẼ (NẾU CẦN)

Hình 4.1 Mẫu chú thích hình.....**Error! Bookmark not defined.**

1. TỔNG QUAN VÀ MỤC TIÊU DỰ ÁN

1.1 Vai trò và chức năng của Logic Analyzer

Logic analyzer (LA) là thiết bị chuyên dụng dùng để thu thập, ghi lại và hiển thị đồng thời nhiều tín hiệu số trong hệ thống điện tử, giúp quan sát trạng thái logic theo thời gian với độ phân giải cao. Ở các ứng dụng cơ bản, nó được dùng để phân tích mức logic (0/1), kiểm tra quan hệ timing giữa các tín hiệu và giải mã các giao thức truyền thông như SPI, I2C, UART. Logic Analyzer đặc biệt hữu ích khi cần theo dõi các bus dữ liệu song song hoặc các giao thức phức tạp mà Oscilloscope 2 hoặc 4 kênh thông thường không thể đáp ứng.

1.2 Khảo sát các loại Logic Analyzer thông dụng

Hiện nay trên thị trường có nhiều dòng Logic Analyzer khác nhau, từ các thiết bị giá rẻ dùng chip USB Saleae cơ bản cho đến các thiết bị công nghiệp hiệu năng cao. Một số loại tiêu biểu có thể kể đến:

- Dòng Logic Analyzer thương mại (như Saleae Logic Pro 16): Hỗ trợ tới 16 kênh số và tương tự, băng thông lớn, tốc độ lấy mẫu đạt 500MS/s, giao tiếp USB 3.0 với phần mềm xử lý PC mạnh mẽ.
- Dòng thiết bị mã nguồn mở (như DSLogic): Sử dụng FPGA làm lõi thu thập dữ liệu với bộ đệm SDRAM, hỗ trợ tốc độ lấy mẫu lên tới 400MHz, cung cấp tính năng phân cứng nén (Run-Length Encoding) để tối ưu hóa bộ nhớ.

Các dòng cao cấp đều sử dụng FPGA để đảm bảo tốc độ chốt dữ liệu (sampling) ở thời gian thực, đồng thời kết nối với PC để tận dụng màn hình hiển thị lớn và bộ nhớ dồi dào.

1.3 Yêu cầu thiết kế của Topic 2

Theo yêu cầu bài tập lớn học phần Hệ thống nhúng và thiết kế giao tiếp nhúng (Mã lớp: 2025.2), Topic 2 đòi hỏi thiết kế và xây dựng thiết bị Logic Analyzer hiệu năng cao với các thông số bắt buộc sau:

- Số kênh tối thiểu: 8 kênh.
- Tốc độ lấy mẫu tối thiểu: 25 MHz.
- Hiển thị dạng sóng trên màn hình máy tính PC (độ phân giải tối thiểu HD).
- Hỗ trợ giải mã các giao thức thông dụng (SPI, I2C, UART).

- Khuyến khích tích hợp mạch bảo vệ đầu vào (VD: bảo vệ quá áp từ -50V đến +50V, xung cực đại $\pm 500V$ ngắn hạn).
- Hệ thống phải có khả năng capture dữ liệu, lưu buffer lớn và truyền dữ liệu tốc độ cao.

1.4 Xác định mục tiêu thiết kế của nhóm

Dựa trên yêu cầu của Topic 2 và tài nguyên phần cứng (Board Xilinx ZC702, chip Zynq-7000), nhóm đã đề xuất thông số kỹ thuật (Spec) cốt lõi như sau:

- Số kênh: 16 kênh.
- Tốc độ lấy mẫu: 25MHz đến 200MHz. (Sử dụng kỹ thuật Primitive IDDR/ISERDES của Xilinx để lấy mẫu nhiều lần trong 1 chu kỳ clock, giữ xung nhịp FPGA an toàn ở 100MHz).
- Độ sâu bộ nhớ: Liên tục (Continuous Streaming) kết hợp kỹ thuật nén phần cứng (Run-Length Encoding - RLE), lưu lên 512MB RAM DDR3 cấu hình Ring Buffer.
- Giao tiếp dữ liệu: Gigabit Ethernet (TCP/UDP Socket) chạy trên hệ điều hành PetaLinux.
- Trigger đa chế độ: Edge Trigger (Suốt lên, xuống) và Pattern Trigger (Trạng thái logic 16 kênh) có hỗ trợ Pre-trigger và Post-trigger buffer.
- Mạch bảo vệ: Analog Front-End chống quá áp và nhiễu xuyên âm qua cổng FMC.

1.5 Phân công nhiệm vụ

<i>STT</i>	<i>Họ và tên</i>	<i>Nội dung công việc</i>
1	Đỗ Thanh Bình	Thiết kế lõi RTL, tích hợp hệ thống Zynq, Build OS PetaLinux, viết C App
2	Nguyễn Duy Việt	Viết Testbench, chạy mô phỏng, phát hiện và debug lỗi RTL
3	Phạm Triệu Minh	Thiết kế phần mềm PC GUI (Python/PyQt5), xử lý mạng và Protocol Decoding

2. CƠ SỞ LÝ THUYẾT VÀ CÔNG NGHỆ ÁP DỤNG

2.1 Cơ sở lý thuyết về lấy mẫu tín hiệu số

Để lấy mẫu chính xác một tín hiệu số, tần số lấy mẫu (Sampling Rate) phải thỏa mãn định lý Nyquist-Shannon, tức là ít nhất phải lớn gấp đôi tần số tín hiệu lớn nhất. Thực tế trong phân tích logic số, để bảo toàn được cạnh xung (rise/fall edge) và tránh hiện tượng méo dạng, tần số lấy mẫu thường được chọn lớn gấp 4-5 lần tần số của tín hiệu cần đo.

Hiện tượng Metastability (Trạng thái không ổn định) là một nguy cơ lớn khi lấy mẫu tín hiệu ngoại vi bất đồng bộ. Để khắc phục, hệ thống phải sử dụng các bộ đồng bộ hóa nhiều tầng (2-stage hoặc 3-stage Flip-Flop Synchronizer). Ở tốc độ cao (trên 100MHz), các bộ đồng bộ cơ bản sẽ giới hạn băng thông, đòi hỏi sử dụng các kỹ thuật như IDDR (Input Double Data Rate) để chốt dữ liệu ở cả hai sườn xung nhịp.

2.2 Nền tảng FPGA Xilinx Zynq-7000 và Board ZC702

Vi điều khiển Zynq-7000 là dòng SoC (System on Chip) kết hợp giữa bộ vi xử lý ARM Cortex-A9 lõi kép (Processing System - PS) và phần logic khả trình FPGA (Programmable Logic - PL). Hệ thống sử dụng Board Xilinx ZC702 mạnh mẽ, cho phép tích hợp các chuẩn giao tiếp nội bộ AXI4 (AXI-Lite cho cấu hình thanh ghi, AXI-Stream cho truyền luồng dữ liệu, AXI-HP cho truy cập bộ nhớ DMA trực tiếp). Giao tiếp ngoại vi được lấy qua cổng FMC (FPGA Mezzanine Card) với các I/O tốc độ cao.

2.3 Tổng quan về Hệ điều hành nhúng Petalinux

PetaLinux là bộ công cụ cung cấp môi trường xây dựng hệ điều hành Linux nhúng dành riêng cho các dòng SoC của Xilinx. Việc chạy Linux trên lõi ARM giúp hệ thống dễ dàng quản lý ngăn xếp mạng (TCP/IP stack) thông qua driver Ethernet PHY tích hợp (Marvell). App chạy trong User-space (C/C++) có thể giao tiếp với lõi RTL qua UIO Driver (Userspace I/O) hoặc thao tác trực tiếp vùng nhớ ảo thông qua hàm mmap() để điều khiển phần cứng.

2.4 Các giao thức truyền thông số cơ bản

Hệ thống hỗ trợ giải mã 3 giao thức chính:

- SPI (Serial Peripheral Interface): Giao tiếp nối tiếp đồng bộ với các đường SCLK, MOSI, MISO và CS. Quá trình giải mã phụ thuộc vào sườn xung clock và trạng thái chip select.
- I2C (Inter-Integrated Circuit): Giao tiếp nối tiếp đồng bộ 2 dây (SCL, SDA) với các tín hiệu START, STOP, và bit ACK/NACK.
- UART (Universal Asynchronous Receiver-Transmitter): Giao tiếp bất đồng bộ, sử dụng Baudrate cấu hình trước, với bit Start, Data, Parity, và Stop.

3. THIẾT KẾ HỆ THỐNG PHẦN CỨNG VÀ PHẦN MỀM

3.1 Kiến trúc tổng thể hệ thống

Kiến trúc hệ thống trải dài từ phần cứng FPGA đến phần mềm máy tính:

1. Mạch bảo vệ (FMC Board): Xử lý tín hiệu điện áp cao, đưa về mức 3.3V/1.8V an toàn cho FPGA.
2. Lõi Logic (PL): Gồm module lấy mẫu (Synchronizer), Trigger Unit, máy trạng thái Capture Controller, module nén RLE, và Buffer đệm. Dữ liệu đẩy qua AXI-Stream.
3. Vi xử lý (PS): AXI DMA ghi trực tiếp dữ liệu từ PL vào Ring Buffer trên DDR3 (chế độ Scatter-Gather). Ứng dụng C/C++ trên PetaLinux đọc Ring Buffer và truyền mạng.
4. Mạng truyền thông: Kết nối Gigabit Ethernet duy trì TCP/UDP Socket luồng liên tục (Continuous Streaming).
5. Phần mềm GUI (PC): Nhận gói tin UDP/TCP, giải nén RLE, render waveform và giải mã giao thức.

3.2 Thiết kế lõi xử lý logic (RTL) trên FPGA

Lõi RTL được viết bằng ngôn ngữ Verilog gồm các phân hệ chức năng chính:

- input_synchronizer.v: Đồng bộ hóa 16 kênh đầu vào bằng 2-stage Flip-Flop để tránh metastability. Mục tiêu lên 200MHz dùng Primitive ISERDES.
- trigger_unit.v: Phát hiện sự kiện Trigger. Hỗ trợ sườn lên (Rising Edge), sườn xuống (Falling Edge), Any edge, và Pattern match 16-bit.

- capture_controller.v: Máy trạng thái FSM điều khiển việc ghi với 6 trạng thái: IDLE -> ARMED -> PRE_TRIGGER -> TRIGGERED -> POST_TRIGGER -> DONE. Điều chỉnh Pre-trigger và Post-trigger depth linh hoạt.
- sample_buffer.v: Triển khai bằng Block RAM (BRAM) 64K x 16 bit, hoạt động như một bộ đệm vòng (circular buffer). Ở phiên bản DDR3, AXI Master được sử dụng.
- RLE (Run-Length Encoding) Module: Chỉ lưu [Trạng thái Logic 16-bit] và [Số chu kỳ tồn tại]. Giúp tiết kiệm cực lớn bộ nhớ khi tín hiệu tần số thấp.
- axi_lite_registers.v: Giao diện Slave cho cấu hình.

OFFSET	TÊN THANH GHI	R/W	MÔ TẢ
0X00	CTRL	R/W	Bit 0: Start, Bit 1: Stop, Bit 2: Reset
0X04	STATUS	R	Bit 0: Running, Bit 1: Triggered, Bit 2: Done
0X08	SAMPLE_RATE_DIV	R/W	Bộ chia tần (sample_clk = clk / (div+1))
0X0C	TRIGGER_CFG	R/W	[3:0] channel, [5:4] type, [6] enable
0X10	TRIGGER_PATTERN	R/W	16-bit pattern match
0X18	PRE_TRIG_COUNT	R/W	Số samples trước trigger
0X1C	POST_TRIG_COUNT	R/W	Số samples sau trigger
0X24	READ_ADDR	R/W	Địa chỉ đọc buffer
0X28	READ_DATA	R	Dữ liệu 16-bit tại READ_ADDR

3.3 Thiết kế Firmware và Truyền thông dữ liệu

Hệ thống PetaLinux được build lại từ file .xsa xuất ra từ Vivado chứa lõi IP. Kernel driver tương thích sử dụng "generic-uis" trong device tree. Trên tầng User-

space, ứng dụng C/C++ dùng UIO /dev/uio0 mmap() vùng nhớ để truy cập AXI registers. App này chịu trách nhiệm cấp lệnh Start/Stop, cấu hình Sample rate, và đọc dữ liệu.

Truyền tải mạng sử dụng TCP/IP Gigabit Ethernet. App tạo một TCP Server trên cổng 8081 lắng nghe kết nối từ PC, định dạng gói tin truyền gồm 16-byte Header (magic, command, length) cộng với payload binary dữ liệu. Dùng TCP thay cho UDP để bảo vệ toàn vẹn dữ liệu, tận dụng PetaLinux TCP stack với băng thông đạt ~400-600 Mbps thực tế.

3.4 Thiết kế phần mềm giao diện máy tính (PC GUI)

GUI được phát triển bằng Python và framework PyQt5 / PyQtGraph. Kiến trúc phần mềm phân tầng:

- Kết nối & Điều khiển: Nhập IP Board, chọn kênh trigger, độ sâu (depth), và bắt đầu thu thập dữ liệu.
- Multi-threading: Thread chạy ngầm liên tục nhận gói TCP từ bo mạch để giao diện không bị giật lag (freeze).
- Render: Giải nén RLE dữ liệu, sử dụng PyQtGraph để vẽ 16 kênh digital waveform dạng timing diagram mượt mà, hỗ trợ zoom/pan với tốc độ render cao.
- Phân tích: Hỗ trợ cursor đo thời gian (Delta T) và tần số. Có các module parse mảng dữ liệu để tìm kiếm sườn xung clock, từ đó giải mã UART, SPI, I2C hiển thị trực tiếp lên biểu đồ.

3.5 Thiết kế mạch bảo vệ

Để an toàn tuyệt đối cho vi mạch FPGA, một Analog Front-End được thiết kế qua cổng FMC với 3 tầng:

- Tầng 1 (Transient Protection): Hấp thụ xung cực ngắn ($\pm 500V$). Sử dụng mảng TVS Diode hoặc diode Schottky (BAT54S/BAV99) với điện dung ký sinh cực thấp ghim điện áp và xả năng lượng xuống GND.
- Tầng 2 (High-Impedance Attenuator): Mạch chia áp với điện trở đầu vào 1M Ohm, giảm biên độ tín hiệu 10:1 hoặc 20:1. Nếu thiết bị vô tình bị cắm vào nguồn 50V, dòng điện chỉ đạt 50 μA , cực kỳ an toàn.
- Tầng 3 (Reconstruction): Tín hiệu suy hao được khôi phục nhờ Bộ so sánh tốc độ cao (High-Speed Comparator) hoặc bộ Schmitt Trigger (SN74LVC1G17).

Comparator lấy tín hiệu so với điện áp tham chiếu (V_{ref}), sau đó đẩy tín hiệu đạt chuẩn 1.8V hoặc 3.3V LVCMOS vuông vức vào cổng I/O của vi mạch.

4. KỊCH BẢN THỬ NGHIỆM VÀ ĐÁNH GIÁ KẾT QUẢ

4.1 Môi trường và sơ đồ thử nghiệm

Mô phỏng chức năng được thực hiện bằng Vivado Simulator và ModelSim thông qua các testbench cấp xung nhịp, pattern tín hiệu ảo. Thử nghiệm trên phần cứng sử dụng Board ZC702, dây cáp mạng kết nối trực tiếp đến máy tính. Thiết bị phát tín hiệu kiểm tra là mạch vi điều khiển STM32 phát đồng thời chuỗi xung UART và bus SPI.

4.2 Kịch bản 1: Thử nghiệm phát hiện Bug hệ thống RTL

Trong lần mô phỏng đầu tiên, tín hiệu Testbench được đưa vào nhưng phát sinh 2 lỗi nghiêm trọng:

- Bug 1: Trigger không bao giờ kích hoạt. Nguyên nhân do sự mất đồng bộ thời gian (timing mismatch) giữa `data_prev` và `data_in` khi tín hiệu `sample_clk_en` thay đổi trạng thái, khiến mạch không bắt được cạnh lên. Giải pháp là chèn cổng chặn (gate) `data_prev` với tín hiệu `trig_en` hoặc thêm delayed clock enable.
- Bug 2: Capture Controller ghi buffer ở tần số hệ thống (200MHz) thay vì tần số lấy mẫu (25MHz). Hậu quả là 8 bản copy giống nhau của mỗi mẫu bị lưu trữ vào buffer, lãng phí 87.5% vùng nhớ. Giải pháp là cấp xung `clk_en` vào FSM để đồng bộ hóa tốc độ ghi.

4.3 Kịch bản 2: Mô phỏng testbench sau khi sửa lỗi

Sau khi áp dụng các giải pháp, kết quả Vivado Simulator cho thấy các tín hiệu hoàn toàn đạt chuẩn:

- Tín hiệu probe chuyển từ 0x0000 sang 0xFFFF hợp lệ, `triggered_pulse` sinh một pulse ngay tại sườn lên.
- Máy trạng thái hoạt động chính xác từ State 1 (ARMED) -> 4 (POST_TRIG) -> 5 (DONE).
- `write_ptr` đếm chính xác tổng số 590 samples (gồm 334 pre-trigger và 256 post-trigger).

- Các cờ báo led_run, led_trig, led_done và hệ thống truy cập thanh ghi (AXI mmap) hoạt động bình thường và xuất đúng tọa độ chốt (0x014E).

4.4 Kịch bản 3: Chạy hệ thống trên PetaLinux và giao diện PC

Thử nghiệm kết nối thời gian thực: Bo mạch cấu hình IP tĩnh 192.168.1.10. Khởi động module kernel UIO, chạy C App logic-analyzer-app trên cổng 8081.

Giao diện Python trên PC (IP 192.168.1.100) kết nối thành công qua TCP. Bấm nút Bắt đầu, GUI chuyển trạng thái "Đang đợi Trigger...". Nhấn Reset trên vi điều khiển STM32, GUI thu nhận gói tin lập tức, render mượt mà sóng I2C, SPI và UART cùng lúc với các cạnh vuông hoàn hảo.

4.5 Đánh giá ưu và nhược điểm của hệ thống

Ưu điểm:

- Tối ưu bộ nhớ với bộ đệm DDR3 vòng cỡ lớn (Ring Buffer).
- Ứng dụng PetaLinux cho phép truyền Ethernet mạng tốc độ cao (Gigabit) dễ dàng và ổn định hơn so với TCP offload bare-metal.
- Tính tùy biến trigger tốt, mô phỏng hoạt động độc lập và ổn định.

Nhược điểm và hạn chế:

- Ở tốc độ cao (trên 100MHz), mạch bảo vệ Analog Front-End gặp giới hạn vật lý do điện dung ký sinh trên trở hạn dòng tạo ra bộ lọc thông thấp (RC Low-pass filter), làm "gọt" mất góc cạnh của xung điện áp, khiến sóng biến dạng thành dạng sin. Băng thông có thể bị giới hạn.
- Kỹ thuật Nén RLE hiệu quả khi tín hiệu ít lật sườn, nhưng nếu đo xung nhịp nhanh (clock 400MHz), việc liên tục lưu state và count=1 sẽ gây phình dữ liệu (Data Inflation), cần phải xây dựng thuật toán Bypass RLE tự động tắt khi tần số cao.

5. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

Đề tài "Thiết kế và xây dựng thiết bị Logic Analyzer hiệu năng cao" đã thành công đáp ứng các thông số cốt lõi và tích hợp toàn diện từ thiết kế RTL trên nền tảng Zynq FPGA đến ứng dụng đa nhiệm trên OS PetaLinux và PC GUI. Thiết bị có khả

năng lấy mẫu đa kênh ở băng thông tùy chỉnh, chốt sườn chính xác với Pre/Post trigger, chịu được nhiễu điện áp lớn ở đầu vào.

Hướng phát triển tương lai sẽ tập trung nâng cấp mạch I/O bằng ISERDES Primitive cho phép băng thông lên mức 200MHz+, tối ưu Bypass RLE tự động tại mức phân cứng, đồng thời phát triển bản vẽ mạch in (PCB Design) riêng biệt hỗ trợ chip EEPROM lưu cấu hình định danh I2C cho mạch Analog Board.

TÀI LIỆU THAM KHẢO